Gunduck's blog

◆ 반도체 제품의 발전 방향 전자제품을 찾는 사람들의 욕구와 이를 만족시키기 위해 반도체 제품에 요구되는 항목은 다음과 같습니다. ◆ 무어의 법칙 트랜지스터, 저항, 다이오드, 캐패시터 등을 연결하여 하나의 전자회로로 구성한 집적회로(Integrated Circuit, IC)가 등장하여 전자제품의 소형화가 가능해졌습니다. 반도체 집적회로의 성능이 24개월마다 2배로 증가한다는 '무어의 법칙(Moore's law)'이 있습니다. 1965년 인텔의 공동 설립자인 고든 무어가 발표한 이 법칙은 단순한 예측에서 시작했지만, 점점 예측에 맞는 스펙을 갖추기 위해 엔지니어들이 노력하는 현실이 되었습니다. 트랜지스터의 크기를 줄여 집적회로에 더 많은 수의 트랜지스터를 집적하게 되면, ①동작 속도가 빨라지고 ②적은 전..

◆ 반도체의 정의 고체 물질은 전류가 잘 흐르는 정도를 나타내는 전기전도도에 따라 도체, 반도체, 부도체 3가지로 나눌 수 있습니다. 은, 구리, 알루미늄, 백금 등 전류가 잘 흐르는 도체와 유리, 석영, 다이아몬드 등 전류가 잘 흐르지 않는 부도체의 중간 정도의 전기전도도를 가지는 물질을 반도체라고 합니다. 도체, 부도체와는 달리 반도체는 빛의 흡수량, 온도, 불순물의 농도 등에 의해 전기 전도도를 변화시킬 수 있다는 특성 때문에 전자기기의 핵심 부품으로 사용됩니다. ◆ 반도체의 종류 반도체는 도핑 유무에 따라 진성 반도체(Intrinsic Semiconductor)와 외인성 반도체(Extrinsic Semiconductor)로 나뉩니다. 진성 반도체는 불순물이나 결함이 없는 거의 완벽한 반도체를 의미..

◆ 8대공정 - Thin Film(Deposition) 공정 ＊ Thin Film 공정을 설명하시오. ① Wafer 위에 원하는 분자 또는 원자 단위의 물질을 박막의 형태로, 목표하는 특성을 갖게 하는 공정을 말합니다. ② 화학적 기상 증착 방식인 CVD 공정과 물리적 기상 증착 방식인 PVD 공정으로 분류할 수 있습니다. CVD는 가스의 양 조절을 통해 두께 조절이 용이하며, Uniformity가 상대적으로 좋지만, 화학반응 후 부산물이 발생하기 때문에 박막의 순도, 오염 측면에서 불리합니다. PVD는 대부분 금속물질의 증착에 많이 이용하며 Sputtering 방식과 Evaporation 방식이 있습니다. ③ 증착 능력을 평가하는 척도로는 Quality, Uniformity, Step Coverage ..

◆ 8대공정 - Photo 공정 ＊ Photo 공정을 설명하시오. ① Pattern이 새겨진 Mask에 Stepper나 Scanner라는 Expose 장비로 빛을 조사하여 가패턴을 만드는 공정입니다. ② Photo 공정은 8가지의 과정으로 이루어져 있습니다. 1) HMDS 처리는 친수성인 웨이퍼 표면을 소수성으로 만들어 PR과의 접착력을 높이기 위한 단계입니다. 2) PR 코팅은 Spin 방식으로 웨이퍼 위에 PR을 도포하는 단계로 Thickness와 Uniformity 제어가 중요합니다. 3) Soft Bake는 웨이퍼를 가열하여 PR 내의 Solvent 성분을 휘발시켜 오염을 방지하고, 접착력을 높이는 단계입니다. 4) Mask Align(정렬)은 Mask 내 Align key를 이용하여 mask와 ..

◆ 8대공정 - Etch 공정 ＊ Etch 공정을 설명하시오. ① 선행 공정인 Photo 공정에서 노광과 현상에 의해 만들어진 패턴을 이용하여 하부 물질을 화학적, 물리적 방법으로 깎아내는 공정입니다. ② 과거에는 Chemical 용액을 이용한 화학적인 방법만 있었으나, 현재는 Plasma를 이용한 Physical Etching 방식도 사용하고 있습니다. Chemical 용액을 이용하는 Wet Etch는 식각 속도가 빠르고 선택비도 좋지만, 등방성 식각의 특성으로 Undercut 현상이 발생할 수 있습니다. 점점 미세공정이 발전하면서 미세패턴을 구현하기 위해 이방성 식각이 가능한 Dry Etch가 핵심 공정기술로 사용되고 있습니다. ③ 식각 능력을 표현하는 지표로는 Etch Rate, Selectivit..

◆ Wafer ＊Die : Wafer 상의 개별 사각형. 공정을 통해 한 개의 반도체 제품이 됨. ＊Net Die(=Gross Die) : 한 장의 Wafer에 들어있는 유효한 Die의 수 ＊Chip : 패키징 공정을 거쳐 조립된 완제품 상태의 Die ＊Module : 메모리 반도체 칩이 장착된 인쇄 회로 기판. JEDEC이라는 국제 표준에 맞춰 규격을 통일하여 제작 ＊EDS(Electrical Die Sort) = Wafer Test : Wafer 상태에서 전기적 특성 검사를 진행하여 칩의 불량 여부를 선별하는 절차 ＊수율(Yield) = 실제 생산된 정상 칩의 수 / 설계된 최대 칩의 수 X 100 ＊Gross Die를 증가시키는 법 = 한 번에 만들 수 있는 Die 수를 증가시키는 법 ① Wafer..